三星電子傳出已成功突破 10 奈米級第六代（1c）DRAM 製程的良率門檻，達到超過 50%，計劃導入第六代 HBM（HBM4），並在下半年量產。
1c DRAM 製程節點約為11～12奈米，是10奈米級的第六代產品。相較於現行主流的第4代（1a，約14nm）與第5代（1b，約12～13nm）DRAM，1c具備更高密度與更低功耗，晶粒厚度也更薄，有利於在HBM4中堆疊更多層次的記憶體，大幅提升容量與頻寬密度。
目前HBM市場仍以SK海力士與美光主導。SK海力士率先出貨基於1b DRAM製成的HBM4樣品，並掌握HBM3E（第五代 HBM）8層與12層市場，美光則緊追在後。三星則落後許多，雖曾向AMD供應HBM3E，但未通過NVIDIA測試，使其在AI記憶體市場的市占受到挑戰。
為扭轉局勢，三星從去年起全力投入1c DRAM研發，並由DRAM開發室長黃相準（音譯）主導重設計作業。他指出，1c DRAM性能與良率遲遲未達標的根本原因在於初期設計架構，強調「不從設計階段徹底修正，將難以取得進展」。據悉，該案初期因設計團隊與製造部門缺乏協作導致進度受阻，此次由高層介入調整設計流程，亦反映三星對重回技術領先地位的決心。
三星亦擬定積極的市場反攻策略。下半年將計劃供應HBM4樣品，並強調「客製化 HBM」為新戰略核心。HBM4允許將邏輯晶片（logic die）與DRAM堆疊整合，透過晶圓代工製程最佳化整體架構，以依照不同應用需求提供高效率解決方案。為強化整體效能與整合彈性，三星也導入自研4奈米製程，用於量產搭載於HBM4堆疊底部的邏輯晶片（logic die）。
值得一提的是，根據韓國媒體《The Bell》報導，SK海力士對1c DRAM 的投資相對保守，將重點轉向以1b DRAM支援HBM3E與HBM4的量產，預計要到第七代HBM（ HBM4E）才會導入1c製程。
這也突顯出三星希望透過更早導入先進製程，在技術節點上搶得先機。若三星能持續提升1c DRAM的良率，不僅有助於縮小與競爭對手的差距，也將強化其在AI與高效能運算市場中的供應能力與客戶信任。
（首圖來源：科技新報）
文章看完覺得有幫助，何不給我們一個鼓勵
請我們喝杯咖啡
x 1 x 3 x 5 x 您的咖啡贊助將是讓我們持續走下去的動力
總金額共新臺幣 0 元 《關於請喝咖啡的 Q & A》 取消 確認(责任编辑：冯翰铭)
